微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 求教!版图验证问题?

求教!版图验证问题?

时间:10-02 整理:3721RD 点击:
求教,我做的是一个较大的电路,分号几个模块,其中有个模块做LVS时,运行不了!
但其他模块运行时却没问题,它显示是一个叫is.out的文件无法读取!
谢谢各位了!

is.out是什么么?文件命名跟你们公司的习惯有关。还有就是你们基于什么环境用什么软件做LVS,这样大家会比较容易明白点。

是啊
问题还没搞清阿

是啊,说清楚点让我们也长点经验啊

这个is.out是你输出的时候自己定义的名字吧?
你用的是什么软件,diva, dracula,hercules, calibre ?

好想是你的schematic 没有保存把。

我是菜鸟一个,对高手总是肃然起敬对,看了贴子,一面遥望未来,一面感叹人生,欲说无语……

能否将所用的工具描述一下? divAor something else?

小编用啥做lvs?

回复 #1 liuzhichun 的帖子
小编的问题应该解决了吧
都看下来也不知道在讨论什么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top