LDO的主极点位置问题
外部负载电容比内部补偿电容要大很多吧?一般外挂电容的主极点都在输出吧。
是的，刚才研究了一下我也这么认为，一般LDO都有一个规定的负载电容，值比较大，那主极点就在输出端了。可问题是，既然是这样的话，还需要米勒补偿干什么?从书上介绍的米勒补偿原理可知，补偿后主极点就不应该在LDO输出端了啊。刚接触LDO，不是很懂
同关注
会采取将片外的极点推远的方式来保证稳定性
怎么推远呢，片外加的负载电容固定，而且数值很大
就不加外部電容。
由PMOS的栅极定易主極點。
這個叫作cap-less LDO
你说的这种cap-less中的cap就是指负载电容是吧?可我看到有的论文，它输出有负载电容用来稳压，数值uF量级，内部又用了米勒补偿，感觉是矛盾的，那么大的负载电容肯定将主极点拉倒输出端，里面再加补偿电容有啥作用呢?
我觉得谈LDO的稳定性不能只是在一个静态工作点时的，而是要考虑所有的loading condition。LDO的PMOS自身的电阻是随提供电流情况变化而改变的，同时最后一级的gain，输出端的阻抗也都在变化。所以具体的极点位置也要分情况讨论。
至于说非cap-less LDO同时里面有加miller cap，既然主极点是在负载那里，我猜想miller cap可能是在做pole-splitting，避免出现complex pole pair。
pole-splitting避免出现共轭极点，能说的详细一点吗?哪来的共轭极点呢?最简单的LDO结构不就两个极点吗，一个在输出端，一个在PMOS栅端，加负载电容后输出为主极点，那比没必要用补偿电容了Cc吧?好纠结
不用糾結，這種單純的2 pole, 1 zero的負回授補償主極點一定放在gate or load其中一個(兩種作法都各有大量的產品應用)。
你看到的兩種一起使用的情況，一定是其中一個用來產生zero，當然免不了也會產生一個pole。但是總歸一句話，整個系統還是只會選擇一個node當主極點。這不就是dominant pole負回授系統的穩定條件嗎！
你要說"或許他設計的是更複雜的pole zero補償"，恩....我說市面上產品95%以上都是單純的dominant pole負回授。
是的是的，你说得对。这几天查了一些公司的技术文档，发现只要是输出端有片外大电容的，主极点都在输出端，那内部加的米勒补偿作用应该是用到了它的零点，至于怎么用的零点我再研究研究。谢谢指导
1. 片外cap 如果电解类 esr 比较大可能 0.1~5 ,
内部米勒补偿 极点推远的方式来保证稳定性.主要是靠片外的 补.应该说LDO 那内部推很远後 就受外面电容影响
所以有些LDO 外面电容ESR 是有限制使用范围的 , 不同输出电流下会变化
须考虑 no_loadingfull_loading下不同稳定度 .
2. 片外cap 使用 mlcc类 esr ~5m ohm, 会比较须要内部补, 但是须使用不同方式架构
因为外面MLCC电容 点很远了, 所以得靠LDO 内设计去改这些 paper 很多类讨论 .
3. 如果 capless 没做过, 但有人说是使用内建电容方式 .
外面无电容有些 SOC 内LDO 因为没法多PIN挂电容会须要这设计 .
好像一般 PHASE MARGIN >45~60度比较好,
不过是否大家都会 all corner model-40~150 度都进去阿?
还有使用 MLCC 方式 LDO , 发现调低GAIN 可以比较容易稳定,
有办法 gain >80db,phase_margin 还够吗? 我使用LDO 只有 20ma
使用最简单 2 stage LDO . BCD工艺输入 7~40v
试很多方式最後发现GAIN 压低 40db 比较好 all corner pass
之前接触到的LDO都是SOC中的，针对片外大电容的LDO有几个问题请教：①大的片外电容把主极点控制在输出端，那电容ESR产生的零点是用来抵消内部极点吗?
②既然主极点在外，那内部米勒补偿岂不是把次极点拉低了，这一点我一直不懂，为了稳定不是要把次极点推远吗?
③设计这种片外电容LDO时，从一开始就要考虑片外电容的选择吗?比如说不同的电容数值不同，ESR也不同
还望自己讲解一下
thanks