微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 55nm moscap ESD 问题求助

55nm moscap ESD 问题求助

时间:10-02 整理:3721RD 点击:

1.2V 55nm nmos 做VDD/GND之间的decouple cap会有ESD的问题吗?尤其是CDM?VDD/GND pad已做常规ESD保护。

不会有问题,只要ESD通路不导向内部电路就没问题。
通常ESD通路是从VDD引向GND的(通过power clamp),如果耦合电容对ESD的响应时间比VDD/GND clamp慢,ESD会通过clamp引向ESD,反之ESD会通过耦合电容引向GND。

按照rule是不允许gate直接接在电源/地之间的,但实际问题不大,用pmos做decap更safe些。此外gate leakage会比较明显。

一般地,内部Gate接到pad需要二级ESD保护,尤其是在考虑CDM时。 内部mos的gate和接在VDD/GND之间的decouple电容的Gate在CDM测试时所经受的CDM打击有什么不一样吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top