关于latch-up问题

比较两种工艺：N-sub的P阱CMOS工艺，P-sub的N阱CMOS工艺哪一种工艺更容易出现Latch-up效应，给出理由.
小弟也考虑过，分别从寄生的PNP和NPN 的电流增益和两个寄生三极管BE结并联的电阻，但感觉似是而非，不太确定，还望论坛大神求助。

现在基本没有NSUB的工艺，因为无法接地

现代工艺都是有外延的，ESD不那么容易了