反相器和与非门中管子的宽长比

我现在用的是90nm的工艺，那么pmos的宽长比应该是nmos的几倍呢?
我现在设置的是pmos为4:0.1
nmos为1:0.1
设计比值时应该考虑什么?
还有就是2输入与非门中，我看见别人的设计是下面的2个nmos宽长比比上面两个pmos的还大，这是为什么?那这个设计原则又是什么?
请大侠赐教

看下上升下降时间是不是一样，其实就是unCOX uPcox的值不一样

Logic effort.

那么在cadence中是不是用计算器中的rise time函数来看两边的时间，如果接近就好?

上升时间，下降时间的问题，如果这个东西不重要的话，你可以不太考虑这些管子尺寸的参数

一般CMOS电路都设成 Wn:Wp = 1: 2~3.
比如反相器，把输入输出短接，做工作点仿真，当输入/输出电压等于VDD/2 就可以了。
也不一定完全这样，为方便 Layout 偏一点也可以。这是从直流工作点出发，从交流出发，又会不一样。

因为两个N管是串联的，相当于长度加倍；两个P管是并联的，相当于宽度加倍。

好像记得是这样的：
如果是为了保证翻转电平等于vdd/2，则(w/l)p/（w/l）n=un/up；

大哥，设计反相器其实没有那么麻烦，一般看阈值点，上下降沿，功耗。

一般会根据阈值电或rise time、fall time确定
有时也可能因为layout的位置、大小原因作调整

先看看模型中迁移率的比值吧

正解！

小编你好，请问如何精确仿真一个反相器的上升沿和下降沿传输时间?

在做TDC，需要用到延时链，那么必须精确对反相器进行仿真。

连个N管串联，为什么相当于长度加倍呢?我的理解是，串联的话，电流不变，所以，不是相当于没变的吗?两个管和一个管子是等效的。