关于小数分频PLL中mash111结构dsm有些问题求教

各位大哥大姐：
小弟最近在弄小数分频PLL，有些基础问题不明白，中文硕博士论文里关于基础的东西也不怎么说，打扰各位大哥大姐了。也许这些问题大家觉得简单，但是小弟自己在弄，实在是没人沟通，数字dsm具体细化一些的问题模拟dsm那帮师兄弟也不明白，所以无从请教……望大家见谅给予耐心指导，如果让小弟多看些书，那就告诉小弟该看什么书，小弟万分感谢。
问题1：mash111结构的累加器输出是多位的还是1位的?overflow代表的是1位还是多位啊?
问题2：mash111结构的dsm最终输出范围都说是-3到4，这个范围是怎么算出来的啊……
问题3：mash111的输出时8位，但是具体电路里并没有体现出和模拟dsm的多位量化器对应的量化器的概念是不是?最终的结果只是累加器的输出求和差的结果是不是?
问题4：单环结构的数字dsm的具体实现和mash结构，在单级的时候不是一样的实现方式吧?mash111的单级是累加器加D触发器就搞定了，其他结构（数字dsm）的1/(1-1/z)是怎么实现呢?
虚心求教，万分感谢。

ok，我知道了前三个问题的答案，问题4大哥们告之一下呗

ok，解决了

小编不错，要不把答案及分析贴出来大家学习学习?！

小编把自己的理解贴出来啊！帮助后面的同学进步啊嘻嘻

小编，你问的几个问题我也没搞明白，能说下答案吗?