pll分频的确定

需要由一个pll产生三个固定的频率：31.11M，140M，1400M。不知道怎么确定参考频率及分频数比较好。我想参考频率用31.11M,不知道这样的晶振有没有，然后用一个10倍分频，和一个4.5倍分频，不知道4.5倍分频需不需要用到复杂的小数分频，好像有简单的方法。麻烦高手给一点意见，多谢！

问题太幼稚?那麻烦说一下31.11MHZ的参考源频率可以用吗，有能提供这个频率的晶振吗?

晶振你可以上厂商的网页上去搜索。
你的PLL估计也是要使用chargepump结构的，而参考频率基本限定了你的环路带宽，考虑将环路滤波器集成在片内，需要先根据环路带宽粗略计算出合适的滤波器的电容值。
分频部分电路实则是辅助性的，因为实现简单，尽量避免使用复杂的小数分频，再考虑降低功耗及带来的噪声干扰即可。
所以，先考虑好前面的问题，再往下走。

多谢wuyanhui 的详细回答！
我想用一个chargepump的结构，不知道高手都是怎么建模的，我想利用cadence下pllLib里提供的phase_domain模型来建模，但是遇到了一些问题，不知道有没有利用这个建模的。

以前建模使用Matlab较多
使用Hspice也有

好像现在用verilog-A建模的资料也不多，不知道是不是这个建模不好的原因

现在对pLL了解的很少，希望和大家一起学习

小数分频是很麻烦的啊。

thxxxxxxxxxxxxxx

dddddddddddddddddddddddd