PLL 抖动不稳定问题

最近流片测试，此 PLL 输出频率 50M，集成在数字芯片中，对芯片多次复位测试，PLL 输出会有 2 种不同的情况，
一种是抖动很厉害，用示波器无限保持看，最小周期和最大周期相差 8ns（这种居多）
另一种是抖动不大，用示波器无限保持看，最小周期和最大周期相差 1ns（符合芯片数字电路时钟要求）
不知为何为常常进入第一种工作状态?
补充
如果数字电路处于复位状态，则多次复位测试，PLL输出都会是第二种工作状态。

会是数字噪声干扰吗?为何进入第二种状态之后就一直很稳定，数字电路也在工作呀。
会跟复位过程有关吗?那又如何分析?

如果把输入参考频率逐渐调低，输出频率也随之变低，其他设置不变，则复位测试第二种状态的概率变大。

你的PLL是什么PLL?

PLL是电荷泵 Rp+Cp 并一个 Cw

查查你的PLL电源，

电源分开并加电容 0.01u 0.1u 1u，现象差不多

是双电源吗?模拟的电源是LDO供仅的吗?

现在测试时，芯片外的两个 LDO，分别供给 pll 和 数字

你的PLL数字给个电源，模拟的给个电源?

PLL用一个电源，PLL外部的其他数字电路用一个电源

看一下，你的供仅PLL的电源的PSRR怎么样?

从芯片 PLL 电源 PAD 上测试，有一个 50M 大约 0.4V 的抖动，电源是 3.3V

恩，将这个抖动折合到你的VCO输入，也就是压控线，看看这个压控线的折合抖动，对你造成频率的抖动有多少！
还有，建议PLL的VCO单独有电源供电！

现在没有办法给VCO单独供电。
这个PLL我在其他工艺上用过没有问题，转工艺过来就有这个怪问题，各个参数都差不多。

进展
做了下FIB，Kvco减了一半，抖动小了一半

和仿真结果相似，这个抖动似乎是电源对VCO的影响

重新流片，拉大 PLL 和外部 DIFF 的间距，抖动明显减小

不懂啊，看看吧