SpectreVerilog 报错说Verilog语法错误
时间：10-02
整理：3721RD
点击：
用SpectreVerilog进行混合仿真时，居然报Verilog语法错误还有就是说有些IO没有声明，但是我在modelsim和ams仿真都是没有问题的。请高手帮忙解决一些，谢谢。
在线等小时了，高手快帮个忙啊。