请问模拟集成中的译码器如何搭建？需要4-16或者8-256的
时间：10-02
整理：3721RD
点击：
市面上最常见的都是3-8译码器，是需要在cadence里自己用管子搭吗，然后画版图?还是有可以调用的模块?谢谢~！
可以上cadence自带的库里找一找，没有的话，只能自己搭了
自己搭吧，2-4，3-8都不是很复杂。
恐怕需要8-256的，是不是太大了点
很简单，四输入与和两输入与就可以实现
看你干嘛，仿真的话直接veriloga写一个就行了，甚至直接用label
也不复杂，做几个基本单元然后重复几遍连线就可以了。但是手动画逻辑电路，连线和做lvs要特别小心。