请教cadence模拟64位加法器输入端太多问题

在下新用cadence不久，最近用cadence virtuoso画好了一个64-bit加法器的schematic，但是模拟的时候会有近200个输入输出端口，如果设置使用vpulse(NCSU_Analog_Parts -> Voltage_Source)在每一位输入端、电容在每一位输出端的话实在是很麻烦，而且要重复多次使用不同输入来跑的话会非常麻烦，每次都需要修改上百个vpulse参数，请问是否有简便点的方法呢?比如多位的vpulse，直接输入十进制数就可以产生对应64位的信号?
十分感谢！

Using an ADC

感谢回复，可否略详细些?在下初学这个，对此不甚了解，感谢，

LZ解决了吗，求方法