带隙基准中运放相位裕度与增益裕度

对上图中低压带隙基准进行stb仿真分析其环路稳定性，在运放输出接一个iprobe，仿真其环路相位裕度为22左右，增益裕度为5左右，请问这样的结果可以吗，在分析一个环路的稳定性的时候，是不是只要其相位裕度和增益裕度均大于0就可以保证稳定了?还是必须要满足至少大于一定的裕量才行?
如果是必须要保持一定的裕度的话，那留这个裕度的原因是不是为了考虑工艺偏差，温度等对稳定性的影响?
一般情况下这个相位裕度，增益裕度至少得多大才比较合理?

难道就没有大神回复一下吗

好像这种结构带隙基准不能用miller补偿。
负反馈补了，会出现同一频率下正反馈增益大于负反馈。
具体要靠瞬态来把关稳定性。
至于你说的相位裕度，60度能提供一个较优的阻尼系数。
一般至少也要大于45度吧在小欠阻尼就很明显了。

谢谢您的回复，您说的具体要靠瞬态来把关稳定性，我可不可以这样理解：不管最开始环路相位裕度和增益裕度设置的是多少，只要在所有的工艺角情况下做tran仿真如果输出电压最终都能稳定在某一个电压下，那这个带隙基准就是稳定的，也就是稳定性最终要靠tran仿真来衡量?可以这样理解吗

把电容挂到电源上

这是一个老话题了.
大于0度都稳定没错,但是问题的关键是,第一,如果相位裕度很小,比如,5度,你难道能够保证所有情况下(电压,温度,工艺变化)还有这5度吗?如果不能,还是放大点,留点裕量比较好吧.
第二,相位裕度很小的时候,比如,大于0度<裕度<45度,瞬态响应不好.相位裕度和瞬态响应的关系,你可以看看razavi的书,或者找本其它的书看看.
如果可能的话保持在60~70度比较好哦.

相位裕度小于45度，根据其与阶跃响应的关系，瞬态响应会出现欠阻尼，也就是显示出衰减震荡的波形，电源上电实际上就是加入了一个阶跃激励。这部分内容我以前看过拉扎维的书，比较了解。那我觉得最保险的做法就是预先设置一个环路相位裕度比如60，然后对BG做一个全工艺角仿真，若瞬态阶跃响应都能过，那就没什么问题了

五楼说的对。不能miller补偿。

miller补偿可以试一下运放输出左右两边都补，但是会大影响psr。电容挂到电源会对psr有利，不过看电路估计需要很大。

一般的运放设计相位裕度是60度以上，但是考虑工艺的影响会留更多余地，如果不希望闭环输出有过充，可能要留70度以上。增益于度一般是-10dB吧