微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于基准的PSRR的问题!

关于基准的PSRR的问题!

时间:10-02 整理:3721RD 点击:
单独的运放PSRR仿真可以达到将近-70dB,但是为什么在基准中,低频时PSRR只有-25dB了?论文里面说提高运放的PSRR可以提高基准的PSRR,运放是PMOS输入的两级运放,基准也是那种最典型的结构,为什么我这会出现这种问题了。

电路图如下:

由Cc引起的吧

应该不会-25db这么低的,感觉应该在-50~--60db
loop gain肯定比amp的开环增益要低很多,总的环路增益是由负反馈减去正反馈所得
开环增益有70~80个db,闭环应该有50~60db

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top