SMIC55LL的varactor会漏电？

SMIC55LL下，给varactor的直流bias voltage前加一个很大的RC filtering来滤除偏置电路的噪声，那么在仿真synthesizer lock的时候，可以看到lock后，这个直流bias点会持续下降（因为漏电，并且前面的RC filtering中的R太大来不及补充）！只有把这个RC filtering去掉，才能补充电流不会导致直流bias点电压下降。有人碰到过吗?个人觉得是因为varactor的model烂导致（还是process本身烂?），用tsmc的同等工艺就不会出现这样的情况

会漏，要相信model

thin oxide当然会有gateleakage

问题是我换成IO的依然漏电啊，奔溃，大概率是model的问题

而且是常温，还不是125C

而且是漏得莫名其妙要说是普通的core device到地漏也就算了，我把VCO varactor周围其他device都用analogLib的理想device（没有漏电！），只有varactor用真实device，结果varactor bias voltage那点依然漏电导致电压下降，tnnd，这电流都往哪流，连路径都没有，varactor又只有两端，另一端电压比漏电这端电压还高，难道它隐藏了第三端，从这隐藏的第三端漏走了，靠

漏电是存在的，40nm工艺下，漏电已经很厉害了

仿真有问题吗

varactor model 有含漏电 , 那一般 mos40nm 會有含 gate thin oxideleakage ?
因為一般 modelgate leakage , selfheating 好像沒有 .