芯片测试中频谱出现”尖峰“

对流片出来的PGA芯片测试，频谱曲线是这样的

，不知道称作尖峰是否合适。电路设计的中心频率就是2MHz，但是在这个频率下频谱曲线出现突起，是什么原因造成的?
如果是因为相位裕度不够，那么随着频率增大，相位裕度减小，大于2MHz的信号的相位裕度应该更小，可是可以看出频谱曲线是正常的......
还请大家能交流下测试环境整体照片当时没想到拍，我就只能画一个测试框图：

，上述结果是PGA电路单独测试的结果。PGA共有四级增益电路模块工作，最后一级是可变增益级，始终处于工作状态，而其他三级会通过MOS开关切换选择是否介入电路。因为时间有限，没有记录下所有增益档下的频谱曲线，但个人根据测试结果推测每一档都应该会出现这样情况：最初切换增益档时，频谱曲线是平坦的，稍微等几分钟就出现了鼓包。由于可变增益级是始终工作的，我觉得可能是该级的相位裕度不够。但后仿开环的相位裕度有68度，似乎不能解释这个现象。

你这是PGA还是complex filter?
如果是PGA为什么在DC附近也往下衰减

是PGA，因为有个直流隔离电容，所以会出现类似带通的性能。指标的话满足0.5~3.5MHz就好了。

你确定目前的测试结果是没有其他干扰条件下测试出来的?您最好详细介绍一下您的测试方法，测试时pga是单独工作，还是pga与其他电路一起测试所得的结果。

附一下測試條件電路圖吧 最好加上測試環境整體照片 設計電路的起手式就是學會測試

非常赞同您说的学会测试，我添加了点测试条件和框图，您在帮我看看还有什么需要补充的?

一般IC內的OP我都設計phase margin在90度以上 你這個現象可能是IC外部造成的 就是PCB上面的電路裡面形成了LC震盪迴路 (線拉太長就是電感) w=1/(LC)^.5這是PCB寄生電感跟你PCB上decouple capacitor 形成共振 你可以找一下共振迴路在哪裡 在迴路理串一個小R(<10 ohm)就可以讓他under damping 吃掉共振 重點是破壞共振 用snubber也可以 硬體debug是很累的 你要有心理準備
(先測一下儀器有沒有壞掉 把儀器打開兩端short 等一段時間 看會不會這樣)

这样高的尖峰，看起来似乎是有弱自激。看看测试电路板电源处理是否得当，在靠近芯片管脚的部位，电源到地焊上大的钽电容，如果还不行，可以考虑在电源上并联大的电解电容。使用电解电容时要注意，使用完要正负极在金属导体上同时接触一下，进行放电，否则芯片很容易坏掉。