有没有谁能提供一个LDO电路图，要求带1nF-10nF输出电容

一般结构就可以啊，你搞什么呢?你最好给下具体指标。

不搞什么，给一大片数字电路供电，估计负载电容有nF级别了，一般结构是指什么?我看的文献中带的电容有大的，就是uF级别的，小的就是100p级别的，就是没看过带几个nF的，我没时间尝试某个结构可不可行，我想确定某个结构一定可行，时间问题，没啥指标，输出1.8V，过冲最小到的1.5V，最大2.1V左右，数字电路的时钟比较快，100+MHZ ，所以我希望速度快点，带50mA的电流

我没有做过这种系统内的LDO，但可以给你构建参考，误差放大器就用最基本的5管结构，有必要的话可能还要一个analog level shift保证一个共模电平。第二级采用buffer可以用sourse follower，diode mirror或者一般buffer结构（因为是50mA负载，功率管较大其保证主极点在输出的情况，若主极点在内部，视情况确定是否用buffer及结构），最后的功率管可用nmos，pmos但两者系统构建会差别挺大，nmos速度块，但dropout大，主极点往往在内部，因为LDO输出阻抗很低。而且nmos，pmos两种结构主极点位置会不同，这就可能使你LDO重新构建。

还有你是需要从几伏转换到几伏啊?
5->3.3
和3.3->1.2或者1.8 有点区别

你这个也太懒了吧，直接让别人给你做。论文到处都是。随便扒一个下来，仿真看看就行了。

有電路架構只能參考
還是要靠自己從中體會

论文中的并不可靠

没抓住重点，最小工作电压和Vdropout是多少?静态功耗是多少?这个决定了基本架构，此外就是你的工艺，估计在1nF～10nF的范围内，可能会发生极点交换，需要应用动态零极点补偿

你说的这些一般IP都没有要求的，适当即可。他这个不是做产品。

那论文不可靠什么可靠?靠别人把电路给他吗?架构就是那样，随便搭几个管子就可以工作。如果要求很高，也需要他自己去搭电路贴上来让别人看吧。直接让别人贴电路给他根本不现实啊。

nicer

自己实践可靠