VCO版图设计与symbol的问题（cadence）

我已经画了一个VCO的电路图，老师让我把VCO，buffer，3位电容阵列做成一个个symbol，说是这样在画版图时候容易LVS
我现在不太会弄symbol，哪位大神能教我一下。还有，如果我不做成symbol，直接画版图可以吗?

求好人~

老师意思分开可能方便点吧 不分开一起画也行啊 画了再说吧 骚年 其实刚开始画没必要纠结太多的

OK,今天看了好多关于版图方面的资料，明天开始着手画版图了~！

把VCO，buffer，3位电容阵列分别画在不同的cell里，然后建个topcell调用，确实会比较方便修改。