ADC后仿真9.8bit，测试的话一般能测到多少位啊？

减去1~1.5bit

做的好可以和理论上很好的match
不过你没考虑noise ,所以具体能到什么样子不好说

10bit noise 随便做了

请问您的后仿真和前仿真，差几位?
我的后仿真和前仿真差了2bit，是不是差太多了?

确实是太多了！
正常是不会掉超过1bit的
你的layout应该重画比较好

您好。
非常感谢您的回复。
不过我还有一个问题：版图除了普通的对称规则之外，
我还对 放大器的输入节点做了保护，其他的还有什么特备需要注意的呢?
谢谢。

你是什么类型的ＡＤＣ?

我做的是sigma-delta ADC。
在版图上，除了通用的要求之外，不知道还有哪些特殊的要求。
谢谢。

CT/DT? single bit/multi bit ? if CT, RZ or NRZ ?architecture ?If processing DC, CHS or CDS ?我感觉你可能在设计上有一点缺陷，对于SDM，本来应该具有的特性就是要对版图不敏感那。

非常感谢。
我会仔细检查电路的。

都是些高手！

7_bit