求助DLL中延迟线的问题

设计了一个DLL，但是设计延迟线时有这样的一个问题，就是，我将8个电压控制延迟线级联，然后控制电压从1.8V~0.7v,但是仿真10us后输出的时钟的周期不变，但是高电平宽度在变窄，然后这就影响我后面加鉴相器和电荷泵，我就是做一个简单的把时钟延迟一个周期，请问各位有谁对这个有经验，是我哪里加错，还是需要其他的调整，这个问题已经研究一段时间了，以前一直以为是鉴相器和电荷泵的问题，现在才知道是延迟线的问题，非常感谢大家关注~

要看你的输出时钟是从哪里输出的了。delay line中的工作频率本来就恒等于输入时钟，并不随vctrl电压改变而改变。只有当你正确的将delay line中的多个相位组合在一起时，输出时钟才会随vctrl变化而变化。

要看你的输出时钟是从哪里输出的了。delay line中的工作频率本来就恒等于输入时钟，并不随vctrl电压改变而改变。只有当你正确的将delay line中的多个相位组合在一起时，输出时钟才会随vctrl变化而变化。

说白了就是duty变烂了么，检查一下你每个delay cell吧，上升沿延迟和下降沿延迟估计差的比较多，再调调这部分电路。

恩，谢谢啊，我自己调一调

恩，谢谢啊，频率是对的，就是占空比不对，我试着调一下，有问题再请教

Dutycyle的变化与所选用的Delaycell结构相关

感謝分享！感謝分享！感謝分享！感謝分享！感謝分享！感謝分享！~

你调好没呢? 是不是延迟单元的宽长比设置的不行啊?我现在也遇到了这个问题能加个qq交流下吗?793226173 谢谢