PFD用在DLL里，如何判定REF和FB谁比谁先？从而输出到底是UP还是DN？

各位：
就一个最简单的PFD （两个DFF加上延迟的reset），我怎么判定REF输入端和FB输入端谁比谁先?它们两个是周期信号，即便两者已经接近的时候，我可以判定REF比FB先，从而输出UP信号，但我也可以判定FB比REF先（比下一周期的REF先），可这会输出个DN信号。这个不确定性也许对PLL无所谓，但对于DLL岂不会造成环路极性完全相反，从而无法lock住（好像很多人就是用PLL的PFD做DLL的PD）。我想DFF的初始状态有些时候是无法预知的，那样就会造成这种不确定性吧。
感谢大家指点。

有这种错误的可能，会引起DLL锁定到谐波上或失锁，所以DLL一般会有个辅助电路防止错锁、失锁。

如果在PLL中频率相差很多，会看到控制信号在锁定过程中有类似振铃的现象，直到比较接近才会消失。这种情况是由于有上升沿被错过造成的，这说明小编的担心是可能出现的。当然很多改进型的pfd可以避免这种情况出现。