微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于MOS管源漏区不对称的问题

关于MOS管源漏区不对称的问题

时间:10-02 整理:3721RD 点击:
有些MOS管的源漏区不对称,一边比较宽,接触孔离栅极比较远,为什么会做成这个样子呢,是因为要流大电流还是为了耐高压,或者是其他什么原因?求知道的高手帮忙回答一下!多谢了!

还有再问一下,我现在版图要画一个电流大概是6mA的MOS管{W/L是10/1,m=40},除了金属走线需要加宽以外,还需要注意什么呢?比如源漏区需要加宽么?

希望高手们不吝赐教啊!多谢了!

耐高压,6ma的随便layout,又不是6a的

不对称的mos一般是高压的

多谢楼上两位高手的回答。对我帮助很大!

学习了

1),有些MOS管的源漏区不对称,一边比较宽,接触孔离栅极比较远,
常见的情况是在ESD结构和HV非对称管中
2),为什么会做成这个样子呢
ESD结构中,采用这种结构,常常是把D加宽,增加ESD能力
在HV 非对称管中,是工艺耐压限制

非常感谢您的回答,学习了。 8# andyjackcao

想问一下这个不对称的管子在有pdk的情况下要怎么设置,还是自己手动画一个管子的版图呢?

学习了

有PDK的情况,可以调用PCELL。
若是要做特殊目的(ESD)使用,个人认为自己画一个会更好(遵循ESD rule)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top