请教相位噪声

新手求教，相位噪声这个概念为什么有相位这个词啊?在Keliu Shu的书中有这么句话
Fig3.6 gives the linear phase (noise) analysis model of pll
这句话把noise括起来，意思是pll对于phase的分析，就是指phase noise的分析?
我并不理解phase在这个概念中的地位或作用，哪位牛人能个解释呀

我不是牛人，谈谈我的看法吧。
PLL的结构中有鉴频器和VCO，理想状态是鉴频器完全不调节，VCO输出即为我们要求的频率，但由于各种原因（噪声是其一），这样的理想状态是不可能达到的。VCO的输出频率是一会快一会慢的，而这个频率的偏差看起来就是噪声（其实也是噪声影响的），而这个影响其实跟鉴频器的响应有关系，你可以这样考虑，如果鉴频功能的响应为无穷快，则输出频率会很精确（偏一点点立即就纠正了），而正是因为有鉴频器的相位延迟，这个偏差会需要不断的修正，所以叫相位噪声。这个跟环路的相位考虑是一样的，只是一个是电压，一个是频率。

对于一个信号而言，其噪声包括幅域噪声和频域噪声（相位微分便是频率），通过限幅等手段幅域噪声可以忽略或者转换到频域，而是用相位抖动能更加确切的描述反映频域噪声，因此一般都只谈论相位噪声

呵呵，谢谢了