麻烦用cadence做过DA的大哥进来指点一下

小弟刚接触模拟ic，导师让做一个10位80M的DA。现在参考下载的一些硕士毕业论文把带隙基准和偏置电路做完了，但是寄存器、锁存器和译码器这些数字模块就不知道怎么下手了。因为那些论文里面基本上找不到这些数字模块的晶体管级的电路图，全部是门电路级的电路图，我是不是要先用mos管搭一些门电路比如与非门、或非门、反相器等等，然后把它们建立symbol，再用这些symbol去组成那些寄存器、锁存器和译码器等等?
另外，我看论文里面这些数字模块的电路图好像都是用verilog给编出来的，那我是不是也要去学一下verilog，然后自己来编这些电路图?
还有就是这种10位的DA中，用温度计编码的占几位比较好（也就是采用?+?的分段形式比较好）?80M的刷新速率又是怎样确定的呢?我看论文里面这些写得都很省略啊。

哪位大哥指教一下啊，感激涕零！

现在的导师或者实验室师兄弟都不讨论问题吗?

在学校时做过DAC，温度计编码占的比重一般是60%——80%，有相关文献讲过温度计编码所占比重与INL和DNL的关系，给出一个折中的选择；10位的话建议你分为6—4或者是7—3；另外，你的满摆幅输出电流有多大?也不知道你用多大的工艺?80M的DAC应该比较好做一些；对于逻辑单元，两输入的与非门、或非门、反相器、锁存器、等，做成symbol调用就行了，规模不大，个人认为没必要再去学verilog。
我硕士论文也正好是关于DAC的，若有兴趣可以留下邮箱发给你。水平有限，不过你可以参考里面的管级的译码电路。

实验室以前没人做过，不然我就不这么痛苦了.....

这位大哥谢了哈！我用的是smic13的工艺，因为实验室没人做过，所以现在做得很艰难。我的邮箱是whspyl@163.com，麻烦了哈。