ERC麻烦！求救！

我用cadence自带的pcell 库中的nfet和pfet进行原理图的编辑，完成后用ERC验证，发现错误说B脚不能与电源或地连接，输入端口为单端网络，不允许！但是我检查master库中的inv时，它也是B脚跟电源和地相接，但是就没有报错！为什么?要怎么修改呢?ERC的错误是否会影响到往后的LVS呢?

You may add "vdd" and "gnd" instances from analogLib.
Yes, this error will affect LVS result.

in pcell is right！