问一个很麻烦的问题，高手请进哈

为什么我仿真晶体管本征增益没有看到增益先随vds增加而增加，在经过相对平缓的一段区域后，由于DIBL效应随vds 增加而减小呢，而是一直还很陡峭的增加?
在dc parameter sweep我用的是gm/gds，同时搭了一个测试电路仿真ac电压增益，通过低频时候的ac电压增益与gm/gds比较结果的吻合，证明此处模型用的gm/gds确实就是本征增益无误。
因为我这时候用的沟道长度只有55nm，如果真的就是这样，那短沟器件vds对器件本身的影响都不能简单看成二阶效应，和vgs都差不多了，那这样的设计岂不是会非常复杂，相当于多了一个设计变量?
我用的是65nm工艺。

可能不只是多一个变量那么简单，偏置条件也影响你的模拟结果