微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 问个高阶PLL中FILTER零极点的设置问题

问个高阶PLL中FILTER零极点的设置问题

时间:10-02 整理:3721RD 点击:
Best的书:锁相环设计分析与应用中P123页最下面讲高阶环路的时候提到,“我们总是试图使幅度曲线过0dB处线的斜率为-20dB/dec”,我想问为什么,为了有较好的相位裕度?理论依据是什么?

还是我自己想明白了,居然没人回答!

能否把你想明白的答案共享一下

1. I型,幅度0dB点,-20dB/dec 天然,稳定性没问题
2.II型,幅度0dB点,要从-40dB/dec变成 -20dBc/dec,否则稳定性有问题,暗示加一个零点。

我认为是如果是-40dB/dec斜率穿越的话,等于在穿越频率处等效有两个极点,相位的变化速率回更陡峭,
很容易有不稳的风险。
相位裕度最高只能45度
PS:PLL的LOOP和DC-DC的LOOP都有类似的穿越频率出斜率为-20dB/dec

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top