veiriloga和spectre混和需要用混合信号仿真吗？

不用，analoga本身就是模拟的。直接仿即可

用hierarchy生成config电路，将你需要用模型替换的电路用veriloga替换。仿真器选spectre就可以了

不用混合信号仿真的
直接analog下就可以

是哦。。

要混合吧！

这个直接仿真就行了吧

analog design environment里面，session->environment设置调用调用顺序为veriloga spectre ...

spectre 可以直接用veriloga
可以如楼上据说调整view的顺序
或者建config指定使用的view