请教一个用verilog_a仿adc性能的问题
时间：10-02
整理：3721RD
点击：
小的最近在用ahdl里面的理想dac模型仿adc的性能,不管输入是斜坡电压还是正弦波,发现理想dac的输出中,每个台阶之间都有一个毛刺,并且这个毛刺的分布很有规律,不知道是什么原因,请知道的达人解释解释,不胜感激啊.
自己顶一下，期待高人解答
试一下spectre-RF