做了一个外接电阻的运放偏置电路，请大家指点，内附详图请进
我仿真时外接一个3pf的电容来模拟pin的电容，gain为88db , BW为5Mhz, 相位裕度为100度， 环路反馈在工作状态，bandgap电压由
1V 跳变到 1.4V时，运放的另一端（即输出pin）过渡平稳，没有过冲和减幅震荡。
但是我用的密勒电阻和电容是13k和1pf , 这样大的电容合适吗?这些电路有没有需要注意的地方呢?若图不清请点击附图，然后鼠标滚轮放大观看，谢谢大家！
这是附图
似乎应该工作，做个stab看看负载情况下的遇度。
下面是波特图，增益，带宽和相位裕度
没看出有什么问题，请高手继续指点
简单2级opamp的设计，allen的书讲的不错了
另外，小编画图习惯不好啊I suggest you use one poleop to design to reduce stable problems with you.
Because the output current generator such like another pole in your design.
if you use two stage op in your design , your circuit has three pole. it is so hard to design.hahha 话的是什么啊
虽然这个运放有两个次极点，但不是主极点离次极点够远就行了吗 ?
下一楼是tran仿真曲线
运放闭环稳定时，一端输入由1v 跳到1.4v , 运放另一输入端的响应
本来之前的芯片是用下面这个op的， 这个op的gain是66 db ， PM是 58度 , 现在要把charter换成umc工艺，两种工艺性能上差好多，所以想更换这个结构。
不知道两种结构那种更好些。我担心的是有些事情看仿真未必足够。
仿真未必足够
这个电路图能工作吗?
-----------------------------------------------------------------------------------------------------------------------------------
对于你前面的Vref/R的偏置电流产生电路，由于R为外接，最好充分考虑片外复杂的应用情况仿真未必足够
这位同学，给你提个意见，你的电路图画的太难看了
按我们老板的话就是可读性不强，一堆东西散散地摊在那里
简直没法review不好意思，不小心画错了，下面是正确的图，我们公司之前的偏置电路
谢谢你的意见，我反向的电路图也是很齐整的，但公司里要求把电源和地作为单独的pin引出来。
看我们公司里的那些电路图，那才叫受罪，很多时候我要自己整理过才能看清楚謝各位大大分享
這真是好經驗阿哦，电源地是要用pin的，因为现在power/gnd很多，而且还有数字模拟电源，
甚至每个模块都有自己的电源地
如果用VDD！和GND！会有很多问题，lvs很麻烦
你可以在一张图纸里用一对power/gnd的pin就可以了，不要每个device接到一个pin上
把所有device画到power/gnd线中间就ok了
要通过线外接电阻的话，要考虑pin和PCB上的寄生，带个20pF应该比较保险了，3pF好像小了点应该是补偿过度了
谢谢你的宝贵意见，我已经按照这样改进了支持支持
谢谢了先
简直没法review
L选取太乱，tape out出来指定不好
学习。