请教－－－ADC研究困惑？
课题方向：宽带Delta-Sigma ADC（目前是SC, 日后可能向CT发展，带宽还很有希望展宽）
困惑问题：
1。目前16位精度×MHZ级带宽的Delta-Sigma ADC有哪些用途呢?
2。16位精度×MHZ级带宽的Delta-Sigma ADC有哪些应用前景?
3。如果没有应用，宽带Delta-Sigma ADC是不是就没有研究意义呢?
4。小弟花了2年多一直搞这东西，主要是多位的DS ADC，目前用Cadence AMS电路级仿真结果是：包括电路噪声在内:SNDR~102DB, BW=1MHZ。搞这玩意，几乎花了我所有的精力和时间，如果要割舍转型，心里一时又接受不了，发现其中还有很多搞头的（学术理论上基本处于收获期），并且本人还是比较喜欢的。可是看在应用的面子上，又左右为难。
5。如果说服不了自己，又怎样说服老板呢?太郁闷了！
真诚请求高手指点指点。谢谢了！
ADSL是2.2MHz 14-16b
VDSL是17-30MHz 14b
怎么会没地方用。
如果你设计的16b 功耗超小比如说<0.2pj/conv, 就可以用在通信电路里面，能减少LPF order
你的ADc tapeout 没，测出来有102dB?时钟跑多块?
2# vdslafe
诚挚感谢vdslafe大哥的指点，以下再给出一些信息，希望大家指点指点。
ADC没有tapeout.
调制器结构自己瞎搞的，比较怪，IEEE/IEL上没见过（查过国内外300～400篇文章）
调制器为4阶5位量化结构（不是DEM、MASH、Leslie-Singh、Dual-quantization），FS=40MHZ,OSR＝20；
系统级仿真，在最恶劣情况下（包含各种非理想因素）可以得到SNDR=104DB左右，用理论计算方法把电路噪声累加后，总SNDR估计值~102DB.
电路级仿真基本和系统级的相符：
OTA都采用gain-boosting结构；32个差分比较器＋8个辅助的差分比较器；5位电阻串DAC+3位辅助的电阻串DAC；数字部分采用Verilog行为级代码。
仿真平台：Cadence AMS
如果全部采用实际mos电路，电路几乎跑不动。
所以，在电路级仿真时，第一个OTA用真实电路（包括电容比值人为加偏差）＋3个OTA用理想模型＋40个真实比较器＋两个真实多位DAC（人为加失配）＋Verilog行为级代码；第一OTA理想＋第二OTA真实（包括电容比值人为加偏差）＋三、四OTA理想＋40个真实比较器＋两个真实多位DAC（人为加失配）＋Verilog行为级代码；。
目前比较明确的是结构很怪，还不知道电路级到底有没有优势，很想深入研究，不知大家如何看?希望高手指点指点。
强人啊 强人啊 强人啊 强人啊
没有dem , 多 bit 怎么能达到102dB? DAC matching 可以到16b+?
功耗多少呢? 有没有优势就看功耗。结构再怪都没有意义
Multi-bit就比功耗了吧
mark 一下！
同样疑问?
1。从电路级仿真结果估计，
模拟部分采用3.3V,数字部分采用1.8V,总功耗很大（估计要好几百MW），主要是前两个OTA吃掉了很多电流,估计没有太大优势。
2。结构方面，没用DEM，五位量化。电阻MISMATCH设为1.2％，电容MISMATCH设为1.0%
3。功耗很大，但已经投入的时间很多很多啊，郁闷＋困惑。
4。另外再请教一下大家，MultiBit Delta-Sigma调制器的数字Calibration技术，在工业界用的多么?看到过Tems写了好多这方面的文章，几乎都是停留在系统级的。
1. 几百毫W是没有竞争力的。一般1MHz 14b 就10-20mW
2. 1 .0% 电容matching, 你能做到102dB SNDR?在 matlab sim 没看到影响?
4. 你想校正什么?DAC matching还是quantizer offset? 前者比较少，后者有一些人做
功耗太高了。 FOM值必须得上去。否则在DT上最好还是采用写结构上的创新才有搞头。比如说 muti-rate， noise-coupling （针对搞研究而言）
op 可以考虑省功耗的sr-boost 模式，即在工作过程中，电流可以变化，在需要大电流时，使其工作电流增大，平时工作在小功耗模式
1。非常感谢大家的指点，尤其要感谢vdslafe blurt 和 peking zhang。
2。to vdslafe:
A.功耗确实很大，确实没有竞争力，太丢脸了。十年前Yves Geerts 曾在ISSCC发个规格很相近的宽带DS MOD:BW=1.25MHZ,SNDR=89DB POWER_DISS=295MW,感觉：一旦精度要达到16位，速度一快，功耗就极度膨胀，在gain-boost的OTA中，其实辅助ota也是能耗大户。估计经过现在的工艺进步，它这种DS MOD应该会降，但不知道多少?
B.前级的电容较大，由TSMC给的电容匹配数据可以推测，前级的匹配误差为0。1％的量级；后级电容小，匹配误差提到1。0％
C.希望校正多位DAC的失配，这种数字校正不知道有多少人做到电路级?
3。to blurt:
A.功耗确实很大，真很不好意思，对不起。
B.multirate 早期西班牙的F.COLODRO搞了好多，后来好像不做了，小弟理解，那中结构中需要高速率的串行码，也不适合高速MOD呀?
C.能解释一下啥叫noise-coupling吗?
4。to pekingzhang
A.你的思路很好，但不知道可行不?模式间互相切换的触发信号如何产生?对电路稳定性有影响吗?对系统的SNDR有影响吗?sr-boost能解释一下吗?
5。另外还有一个问题请教大家：为何CT DS MOD常常用到多位量化呢?除了抗抖动之外还有别的原因吗?
对于功耗，首先可不可以把你积分器的输出范围减小（通过调整cap比例），若是能减小很多，可否考虑用套筒op，这样可能不用gain-boost，功耗会小很多。如果不能，在积分器工作时，采样过程没有必要运放的速度很快，只有在积分过程中才需要很快，以满足电荷传递，然后就是慢慢的settling过程，当然需要仿真满足settling精度，在此过程中，你可以把op的工作分为2个步骤，在采样时，小功耗，在刚开始积分时大功耗，等slew rate完成后，在让op工作在小功耗模式。这样只在积分过程很短的时间内有大功耗，但是占得比例很小，整个采样积分过程的功耗取平均，整体会省很多功耗。
另外，你的fs速度这么快，是否需要考虑一下，数字也会有不小的功耗，不过数字用低压，用level转一下信号，功耗也会节省不少。
不知道你这种结构的DAC的适配会有多少，你的容忍是多少，不过，像Ti等有很多的产品，有很多方式来处理这个问题，一种是用一个offset 寄存器，根据offset的大小来调整该寄存器的值，进而调整整个系统失调引起的offset。二是通过电路级来处理，除了努力使模块的适配最小外，chopper和auto zero，双采样，都能起到一定的抑制作用，上面2中情况，很多时候，用户是看不到的，不过有的芯片会给出提示，说前几个转换周期，在进行修调，后面的周期的结果才能用。若还解决不掉，也有些芯片，把这个问题丢给客户，客户在系统进行调整，把失调和gain error，描述成一条y=ax+b的曲线，然后每次转换的结果要减去一个误差（从曲线就能到），才能得到最终的结果。
多bit quantizer, 稳定性比较好做。CT 的稳定性本来就比较难
呵呵，现在做的东东不能跟10年前的比了。时代都变了
你在跑系统仿真的时候，cap matching 没有影响sndr?
你准备怎么做dac matching 校正?
楼上的，chopper 和 autozero无法处理dac matching 问题。
我是觉得cap的matching，最终导致的结果是offset，若是这样，上面的方法就可以把offset处理掉
cap的mismatch最终会体现在non－linearity distortion上，MOD的线性度很难上去的！
这个在建模的时候可以很明显看到！
电容的mismatch，可不可以举个特殊的情况，由于mismatch地原因，两路输入cap不一样大。则在电路级用spectre仿真，得到码流fft分析，在直流部分肯定有个明显的直流量，此乃offset。同样若不做任何处理，2个输入cap一样大，layout完成后，进行后仿真，对码流进行fft，也同样会在直流处有一个分量，即offset。这是因为后仿真时提取的电容参数(只提电容，否则仿真很慢)使得本来的全差分完全对称，而变得不对称造成的。
DAC matching 会造成distortion或者spur.dc offset 只是很小一部分。
请问大家multi-bit要如何建模?
建模之后如何加入非理想效应?
有人可以分享吗?
:(
22# pekingzhang
真诚感谢大家的指点，每个人从自己的工作和学习中都感悟到很多知识，都很有道理，在此受教，小弟从心底感谢你们！非常喜欢这种良性的讨论。
为表示感谢，先发仿真结果的曲线图给大家提神提神。谢谢了！
都是大牛啊。领教了。
你这图做的太专业了！
请问lz你是用什么工具仿出SNDR的?热噪声和闪烁噪声是体现不在瞬态仿真中的啊，这个结果应该只包含了量化噪声和非线性。
dingdingdingding
26# cutezero
to cutezero:
1。大哥所言极是，想必也是明眼人，非常感谢。
2。工具：Matlab: built a SimuLink model+write a *.m script, then run.
1.还是没看明白你怎么解决DAC非线性的办法，比较感兴趣。不过看起来你不愿意贴modulator的系统图，纯属掉大家胃口。
2.看起来你没有跑全电路级的仿真，连typ都没有吗?这很危险，有些问题不是在bhv级能碰到的。
3.赶紧想办法流此片，否则一些都是浮云