大家讨论一下为什么CMOS工艺的基准电路效果差？

经过实验和BETA没有关系

你是在同一个foundry下的同一个工艺里比较的么。

substrate pnp.

CMOS做到10~20ppm的还是很多的

我用40V工艺做了一个，离散性也很糟糕，现在还没查出原因

不trim能够2%全温度范围精度?有多少良率阿，讲精度，不提良率没意义。

我相信这是因为cmos工艺控制不是针对那p+-nw-psub三极管来优化造成的，与bi-cmos或bipolar有专门控制下长出来的bjt当然不一样了。cmos工艺最关心的是表面注入的vth，重要junction都集中表面，bjt用到的juncton都是在内部

不知道小编是什么意思呢，到底是MOS管offset大，还是CMOS工艺的pnp管做得没bipolar工艺的好?
根据我想法，采用chopper的bandgap做得好的话，其精度应接近bipolar，主要是由于offset的消除。
而且，MOS管阈值电压的一部分是由衬底浓度和结构决定的，在阈值电压的推导中，理想情况下半导体表面到内部是单边突变结，其耗尽区总电荷由反偏电压及掺杂浓度决定，工厂要把MOS做得更加准确的话，这些离子注入的结也应该尽量做得准确才对。
我的理解是CMOS工艺的pnp管与bipolar工艺的beta相差很大，但精度差不多
个人想法，不知道对不对。

beta会影响到ic电流吧，通常cmos里面相等的电流都是ie。beta model不准的话，ic不相等，当然就不准了
那beta又和well的深度和p+的结深有关系。cmos工艺里面，这个结深的控制恐怕没那么好。

寄生PNP效果不是很好。