Sigma-Delta ADC 的輸入問題

大家好！
請問一個sigma-delta ADC的問題?
我使用SDM toolBox來設計single loop, high order的架構
但是當我把輸入擺幅(Vin amplitude)>0.75Vref時，輸出結果就會飽和，
請問是否我的輸入擺幅只能0~0.75Vref而已?
謝謝大家

差不多就这样。可以参考任何sigma-delta 的入门书

輸入信要大時怎麼辦
謝謝回復！
但是這樣我的輸入信要大於0.75*Vref 時怎麼辦?
總不能要求用戶說輸入信號不能很大喔，不然sigma-delta不能用！
謝謝大家了！

提高Vref，反正用户也不知道你用具体什么vref
或者scale down input signal
或者用multibit

方法
謝謝你的回答！
再問一個問題，假設我的系統是16-bit(即0~65535輸出)
我的Vin > 0.75Vref時會飽和！
( s0 K. L* i1 D& G6 o" w9 Z不管提高Vref或者scale down input signal，讓我的輸出不會飽和，
但是輸出也只能是0.75*(0~65535)=0~49152 而已！
是這樣嗎?
謝謝你的回答

数字可以做任何scaling
你可以设计100% ref 是 17b digital, ADC最大input signal 是Vref/2，最后adc 输出是16b LSB
这样都满足喽

vdslafe
謝謝強者vdslafe的幫忙！感激不盡
另外請問vdslafe，您會直流(DC)輸入範疇的sigma-delta ADC嗎?
我想問一些小問題！
謝謝

没做过测量直流输入的,,,