微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 仿真DAC的时候的问题

仿真DAC的时候的问题

时间:10-02 整理:3721RD 点击:
在跑这个仿真inl和dnl程序的过程中就是输入从全0到全1的过程中
我使用了.tran 0.1n 82u
然后是。print v(rr1)
在生成的list里面是从0到82u这些点
可是为什么生成的.tr0打开看波形的时候却只能到10u呢tr0数据量好像到了3.99G就停止啦
是不是spice不能存储超过4G的数据量呢

另外在生成的tr0中许多节点我都是不想看到的有没有办法不让他们出现呢
我使用了.probe v(rr1)可是还是在spice explorer中有很多个输出点 怎么办呢

如何能减少tr0文件的大小呢

在.option里面写probe就可以了
.option probe post accurate 1
在最后probe你所需要的信号
.probe tran v(out)

你的step这么小,用来做matlab分析的数据太多了
输出要选定你要看的信号,不用看的不要选择,这样输出的.tr0的文件一般大不了。
我的经验,step设置为你的采样周期最方便做matlab分析

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top