微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教:不同工艺下最基本MOSFET的Cadence layout

请教:不同工艺下最基本MOSFET的Cadence layout

时间:10-02 整理:3721RD 点击:
我刚刚开始学习Cadence layout,很多地方不太明白,恳请指教。
比如最基本的怎么画一个MOSFET,
有的资料用0.25u工艺,画layout的顺序是:NWELL layer,DIFF layer,poly layer,PIMP layer,NIMP layer,CONT layer,metal layer。
有的资料用0.5u工艺,画layout的顺序是:pselect layer,active layer,poly layer,CONT layer,metal layer。
为什么同样的MOSFET,不同的画法?
另外问几个基本的问题:画一个MOSFET,沟道、金属、poly的长短粗细怎么确定呢?via、cont的大小怎么确定呢?W/L怎么体现出来呢?谢谢!

你说的是那些是连接顺序吧
具体的你去看drc.com和lvs.com文件,
画法规则看各种工艺的desugn rule。
最直接的办法是导入该工艺的standcell库,就可以看到各种基本单元的画法了。

看PDK吧!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top