LM3489 Vout ripple相关问题
LM3489为hysteretic mode DC-DC，看起来输出ripple会大一点，请问后续加电感电容滤波网络可以有效减小ripple吗？或者由什么其他办法？
另外sink电流比较大，不希望由于滤波网络引起较大drop。。。
在电容后面再加电感电容滤波网络应该会减小ripple但是肯定会影响变换器的响应速度
1、反馈电阻中，上面的电阻并联一个Cac，达到效果把Vout脚的脉动耦合到FB端。（可以试试看）
2、通过R和C串联以后并联于L，在R和C中间接一C到FB端。（no ripple required at output) （对变换器动态响应不利）
谢谢。
感谢提供的方案，该应用对响应速度要求不高，但是要求output ripple比较小。。。
请问第二种方案有实际试验过吗？
另外hysteretic mode 的DC-DC是不是比较挑Vout端电容？使用过程中有什么比较重要的注意的事项?
主要是想用这款设计Vout 5~20V可调电源，要求能够工作稳定，ripple较小就可以了...响应速度慢点可以接受...
您好，这个方案我倒是没有具体试验过，这是D-CAP模式减小输出脉动的方案，因为hysteretic 与 D-CAP 类似，所以你可以试试看。
另外你说的比较挑输出端电容是什么意思？
是的，据我了解 输出端电容的ESR对纹波的贡献占很大比例～建议使用ESR较小的电容，或者两个电容并联来减小ESR。
您好，如果比较在意输出电压纹波，又不想加入外围电路来考虑D-CAP2控制方式的芯片，谢谢。
D-CAP2 是哪种模式呢？是否有相关技术文档...之前知道voltage mode，current mode，constant on time等。。。
另外由于设计需要满足 Vin：4.5~25V，Vout：4.5~20V，Iout 4A，maximum duty circle 100%，才选用这款DC-DC controller的...
似乎hysteretic mode DC-DC是靠Vout端 ripple来维持稳定switching，从datasheet上来看如果ESR太小会工作异常...
D-CAP mode 的芯片如TPS53355
D-CAP2就是讲我前面所述的纹波注入电路集成进D-CAP芯片得到的，芯片如TPS54327/8
您好，您说的是对的，但是对开关动作产生影响的点是FB脚，所以减小输出纹波并不是不可以，只要FB脚有脉动电压即可。
如果不采用任何措施，仅仅减小输出电压纹波是不可取的，我的理解是这样，欢迎补充指正。
我找了下D-CAP2 模式的DC-DC 似乎满足不了我上面提到的设计需求，找不到相应的规格...
看起来只能外部加您之前提到的那种纹波注入电路了，那这种纹波注入电路的R,C值该如何选取呢？是否有相应的计算公式...
如果额外加这部分电路，是否有导致DC-DC工作不稳定的风险...
D-CAP is the meaning of direct capacitive control technology.
D-CAP used constant on-time and the ripple of capacitive ESR to modulate the off-time. This solution can avoid the loop compensation design.
加这部分电路是不会导致DC-DC工作不稳定的。详细情况请参考这篇文章：
D-CAP(TM) Mode With All-Ceramic Output Capacitor Application
The TI D-CAP™ Mode controller is widely used in computing power management. D-CAP™ Mode requires an appropriate amount of equivalent series resistance (ESR) on output capacitors to ensure the loop stability. However, many customers prefer to use a low-ESR capacitor such as a ceramic output capacitor. Sufficient output ripple, however, may not be available in this case to ensure the system stability. This application report introduces an implementation of D-CAP™ Mode with all-ceramic capacitor application using a ripple injection approach. First, the basic D-CAP™ Mode operation is described. Then, the ripple injection approach is introduced to ensure system stability. Last, the step-by-step components selection procedure is provided. The performance of TPS53219EVM with all-ceramic output capacitor using ripple injection approach is demonstrated. This ripple injection approach can be applied to TPS51116, TPS51117, TPS51315, TPS51218, TPS53219, and other single D-CAP™ Mode controllers with low- output voltage application.
您好，设计合理应该不会导致不稳定的（对于D-CAP），只是会影响动态性能，谢谢。
Rr=10k, Cr=（Iripple）/（Vcoripple*Rr)
Cac=1nF.
你先试试这组参数，看看行不行，谢谢。
还有一点忘了说Rr Cr 离电感要近，Cac离芯片要近，你先试试看，谢谢。
好的 原理图先按照这样设计 后续等PCB回来再调试
另外如果不加这部分纹波注入电路，而是按照datasheet中typical电路设计，vout电容ESR过小会导致什么情况？
首先开关频率会变小，影响你的电感设计，其次，ESR小电压纹波主要靠电容产生，与电感电流有相位差，输出电压到门限，开通关断开关管并不能马上让输出电压上升或下降。具体见LM3489datasheet
了解。。。另外我查了下您提供的这中纹波注入电路在constant-on time DC-DC (e.g. LM25085)datasheet typical电路中都有提到，可是似乎在 hysteretic mode DC-DC datasheet中没有看到该种应用...
您那边是否有过hysteretic mode 下应用该纹波注入电路实际经验？好像LM3489 Evaluation borad也没有预留这样的电路。。。
您好，我这边也没有具体实验过，您说的对，hysteretic mode datasheet里确实没有写到，您可以在EVM板上试试看。
您好，手边暂时没有EVM板哎，
这边PCB最近就要送洗，也来不及在买EVM板回来实验了...
打算改用LM25085 Constant-ON time dc-dc，其datasheet typical电路中有使用到该纹波注入电路。。。这样应该会保险一点吧？
您好，设计合理应该没什么问题，我手边也没有EVM，不好意思没能帮到您。
您好 还有个问题需要请教下您，这边VIN 最大24V 我使用的PMOS VDS max为30V，应该不会出什么问题吧...不会有什么过冲吧...
您好，
1、比较危险，裕量比较小。
2、电压尖峰跟您布线的密切相关，布线合理不合理电压尖峰相差很大。
3、可以考虑RC吸收电路减小电压尖峰。（并不能消除电压尖峰）
谢谢。欢迎补充指正。
那还是换用VDS稍大的PMOS吧，您看下附件中这款PMOS 是否符合设计要求
感谢！
LC滤波可以有效的减小输出电压的纹波，但参数要选的比较合适效果才比较好。其他的要注意开关频率，也会对输出电压纹波产生影响。
电感电容滤波网络可以有效减小纹波，但是也有可能是其它原因，比如PCB布板等因素。
hysteretic mode DC-DC的纹波的确会大一点，你如果只是加大输出的L,C参数的话，还不一定能够搞定，看一下加大环路的带宽能够起到作用？
增加电感电容滤波网络的确会改善滤波效果，但同时要注意，电感电容的加入可能会给电路带来其他的问题。设计时要选择合适的参数。
后续加LC网络肯定可以有效减小ripple，但是改善的程度要适情况而定，设计问题也可能导致ripple大。
加电感和电容网络去滤波是很经典的方式，所以不用怀疑这种方法了！
还可以改一下环路的吧！
加电感电容滤波肯定能减小的，不过还跟电感电容选型上要下功夫了。另外如果频率高的话，pcb布线的时候也有讲究的。
加电感电容滤波肯定能减小纹波，这个和电容的材质也有关系的！
电感电容滤波网络可以有效减小ripple，但在你这个电路中有多大的改善还需加上去实测下，如果是本身电路有问题，家电感电容滤波网络就没多大用处。