关于TPS54620给FPGA供电的问题
您好，
我使用TPS54620给Virtex-5供电，具体做法是，先将9V通过TPS54620转换成5V3A，然后使用这个5V3A给其余四个tps54620供电，分别得到3.3V3A，2.5V3A，1.8V3A，1.0V3A，电路中的电阻电容电感都是使用SwitcherPro中的值。layout也是按照Datasheet中的要求话的。电路图如下
现在的问题是：L1特别烫，发热很严重。另外我用3.3uH的时候，在几秒钟内电感就烧红了。可是电感只是跟电流纹波相关呀，怎么会发热那么严重。
请问我改变L1的值，将其加大，是否会改变发热现象？
如果改变L1的值，是否C3的值也随之改变？
谢谢
你好，请问你的电感额定电流是多少？电感感值的设计是只和纹波电流有关，但实际的电感和材质有关。比如铁硅铝的材质饱和磁感应强度比较高，但由于磁导率较低，所以需要较多匝数的线圈才能获得想要的电感。铁氧体的饱和磁感应强度较低，但磁导率高，可以通过加气隙的方法防止饱和。
你好，你后级四路输出总功率P=(3.3+2.5+1.8+1)*3.3=25.8W，而你前级一路TPS54620的输出只有5*3=15W，已经严重过载，这样设计是不合理的。你可以用四片TPS54620分别转成3.3V，2.5V，1.8V和1V。
另外，正如Martin所说，电感量只是电感的基本参数之一，在选择电感时还要考虑磁芯材质，另外需要关心的是电感的峰值电流和有效值电流，对buck而言，要保证电感的有效值电流大于输出电流，电感峰值电流也要小于所选择电感的峰值电流，保证电感不会饱和。
楼主，同意楼上的分析，电感饱和了。
谢谢您的回复。
对于这个设计，我的确没有注意到过载这一点。不过我想问的是在实际的应用中，就像FPGA，即使满负载运行电流也很难达到3A，所以应该能使用的吧？
还有，我在测试的时候是把后面四个TPS54620的EN都拉低了，前一级的TPS54620输出后只提供后面四个54620的vin和Pvin,这样前一级的TPS54620输出的电流就应该很小才对，不应该达到3A是吧？还有，我购买的电感商家帮我弄错了，额定电流只有100mA，如果输出电流很小的话，虽然电感只有100mA左右的额定电流，应该也不会烧坏电感吧？
第三个问题：对于一般的FPGA电源设计，我见到过两种设计方案：①是外电源分别通过四个TPS54620芯片，分别输出 3.3V 3A，2.5V 3A，1.8V 3A，1.0V 3A；②是外电源通过一个54620输出3.3V 3A，然后再通过这个3.3V 3A和另外的54620输出2.5V 3A，就像级联一样。请问这两种方法哪种更好？跟器件的那些因素有关？按照我的理解是第②种，54620的功耗会更大，发热更严重，因为不仅来自于后续级联54620的功率，还有其供电的器件的功率，是不是这样呢？
对于TPS器件，当输出相同时，VIN是较高比较好还是交底比较好？会不会跟电源芯片的转化效率有关？
Hi
在不确认具体功率的情况下不建议前面增加一级转换，直接用4个芯片做就不存在这个问题。
Hi
作为降压芯片，压差越大或许是效率越低，但是做2级转换的效率也是比单级转换的效率低的，所以即便在这个转换中，你减小了转换的压差，但是用为用到2级转换，所得到的效率其实更加低了。
Hi，你说满负载运行电流也很难达到3A，但是还是会有可能达到3A，一旦后面总的瞬时功率超出前级能提供的，那么第一级TPS54620就会进入过流保护。那么你后面一级的四片TPS54620工作肯定会受到影响。最好的做法就是按楼上所说，用四路隔离开来分别降压，保证每一路都可以达到最大电流，相互之间不会干扰。
电感最重要的是要考虑饱和问题，一旦流过电感的电流超过了电感允许的最大电流，电感进入饱和，此时电感就相当于导线，起不到阻碍电流变化的效果，在MOS管开通时，就相当于输入和输出直通了。buck的电感峰值电流是输出电流加上一定的纹波电流，你选的电感额定电流100mA是否够用，如果你后级输出电流很小，或者空载，确实不会有太大问题，但是你这种设计，稍微加载，电感就会饱和。还是按照你计算出来的峰值电流去选取合适的电感吧。
第三个问题，其实两种方案都可以的，只是两个方案考虑的出发点不同。如果你的前级供电电压比较高（比如大于10V），那么为了节省空间和成本，你可以先用一级buck将高压降到3.3V，再去转换，那么你后面的四路buck输入需要承受的电压应力就小很多，你可以选择6.3V或者10V耐压的电容，否则你直接使用4路buck去做，那么每一路的输入电容可能需要的耐压值要达到25V或者35V，成本就会增加。而如果输入电压不高，那么 建议直接使用4路buck去解决，就像楼上说的一样，每一个buck都会有一个效率，级联效率是各级效率的乘积。不过是一级效率更高还是多级效率更高，这个不能笼统去说。对于buck而言，确实是输入输出压差越小，效率越高，但是压差与效率不是线性关系，所以哪种效率更高，测试数据更有说服力。如果楼主有资源，可以两种方案都试一下，对比一下哪种效率更高。
至于最后一个问题，当输出相同时，VIN低的时候，效率会高些。应该说是电源的效率与输入输出压差有关，不过输入还与芯片内部MOS管的耐压值有关，也关系到输入电容耐压值的选取，输入电容的耐压关系到你的成本了。