微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI电源管理交流 > 请问TPS61030带纯阻性负载电压被拉低的现象是否正常

请问TPS61030带纯阻性负载电压被拉低的现象是否正常

时间:10-02 整理:3721RD 点击:

您好 我用TPS61030做了一个单锂电池升压的电路,负载为4.4欧左右电阻时电压被拉低到4.7V左右,输出电流1A多,但是负载为手机时电压并无明显降低,电流表串入电路测得电流为950ma左右,电压5.02V,请问这种情况是什么原因?是否正常 谢谢

你的输入输出参数是多少? 能上传下你的原理图吗

你好 输入就是用单节锂电池输入的,测试时时充满的4.2V测试,原理图就是按照数据手册LBI脚接地,电感用的是4.7uH,R3取1M,R4取110K设计 其他全部和数据手册原理图一致

应该是限流了,请问你输出电压多少?

你现在做两个实验:

1.增大负载电阻,当负载电流为0.95A时,看输出电压是否为5V?

2.在负载为4.4欧电阻的时候逐渐增加输入电压,看输出电压是否会回到5V?

如果可以,说明确实是限流的原因,如果想输出电流1A多,可以增加电感感值,从而减小电感峰值电流

 

非常感谢

还需要注意一下电感的饱和电流。

对于boost控制器过大的感值容易造成环路稳定性问题,需要慎重。

Hi

  同时建议增大输入电容。

目前输入电容是10uF并联一个0.1uF,那么参照您的意见再并联一个10uF或者将0.1uF替换为一个10uF是否可行?谢谢

我可以问你下你R6的取值是多大吗?我刚刚焊了一片,直接就烧掉了。。。。

Hi

  

    0.1uF的电容目的是消除高频的noise,在并联一个10uF的输入电容可以降低输入纹波,这个对较小输出纹波也是有帮助的。所以0.1uF电容不被建议拿掉,可在并联一个10uF.

Hi

 

   把你的电路图传上来看看? 或者指出你是参考TI的哪一个方案电路图(出处)?

TPS61030 pdf13页的图,我把LBO脚悬空了

就是这张图

如果PowerPAD接地没接牢是不是也比较容易烧芯片

Hi

    见datasheet推荐1Mohm上拉电阻: The output requires a pullup resistor witha recommended value of 1 MΩ.

.   LBO是一个open-drain的设计,电流大了是会烧芯片的.

输出电容请按照数据手册推荐的选择220u钽电容加2.2u瓷片。稳定性上必须的。

或者参考Small Signal Stability一章所述,在R3上并联前馈电容。

Hi

     同时TI有提供一篇关于这类芯片上拉下拉电阻计算的文档:http://www.ti.com.cn/cn/lit/an/slva485/slva485.pdf   你可以参考一下。

     这个文档里更加考虑到Open-drain输出与后级电路的影响例如EN脚电流的需求,因此上拉电阻不可太大。同时考虑当Open-drain输出低时,必须要的电阻限流,也就是不能太小。

      上述1Mohm是datasheet的推荐,但是如果出现问题,建议你参照上述的计算,重新选择,如果你的3.3V输出,上拉电阻必须要33kohm以上就不会烧芯片了。

Hi

  

      是的,powerpad必须接GND.

好的非常感谢

powerpad根据我的理解主要作用是散热用,我之前做的一片没有接powerpad可以工作,但是长时间工作或者一上来就是满负荷工作的话很快就会冒泡。烧芯片还可能跟你静电击穿有关,这芯片上电以后不要用手去摸,之前逛的一个论坛说这芯片可以说的上是一摸死。如果没很大的把握的话用61032做好一点性能大概也差不多,我做了挺多片61032只有一个忘记焊powerpad烧掉了,其他都没问题。

Hi

    问题是否确认解决?

已解决 谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top