TPS2552-1 EN 容易被干扰

最近发现 TPS2552-1 在拉负载时,EN pin 容易受到干扰而down 机

设计用GPIO 口拉,有没有好的建议及说明文件,谢谢!

干扰可能通过芯片的地耦合过来，布板的时候注意一下，使芯片地的噪声尽量小。

请问能提供原理图吗？使用GPIO进行控制的时候是用了三极管控制？上拉电阻？GPIO是Open Drain结构还是push-pull的结构？

谢谢

我也正想在tps5430上这么应用，MCU IO控制芯片的启停，不知道这么应用是否成熟，有无隐患

可以用，但要注意地的连接及滤波

GPIO直接拉,解决这个问题除了增加RC滤波电路,还有什么方法可以解,有客户就是这样,要给一个说明类的文件,请问 TI 有此类说明吗

lanjie Liu1

最近发现 TPS2552-1 在拉负载时,EN pin 容易受到干扰而down 机

设计用GPIO 口拉,有没有好的建议及说明文件,谢谢!

有没有down机的时候的波形？先确定是EN被干扰而导致的down机，而不是在拉负载的时候出发了UV，OV保护。如果确实是EN信号被干扰，就按照楼上的建议改进布板或者电路。