LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频
时间：10-02
整理：3721RD
点击：
TI的工程师您好：
我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF 16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。
请使用TI官网的clock design tool来仿真，选择环路滤波器