关于CDCE62005芯片的晶振与时钟的问题！

我们参考6678 EVM做的一款带有两个DSP的开发板，上电控制用spartan6。两个DSP分别用了参考EVM板的两组CDCE62005时钟芯片。

今天我在调试DSP1的时候出现了Error connecting to the target：Connect to PRSC failed的问题，然后就去测时钟，发现DSP1时钟芯片的输出波形都不正常，但是DSP2的CDECE时钟芯片的输出时钟完全正常！

我测了时钟晶振，DSP2那组的晶振信号特别好，但DSP1那组的晶振信号不行！我又对比了两组芯片的管脚的电压，发现在连接晶振的管脚处两者电压不一样，不正常工作的那组CDCE芯片的连接晶振的管脚电压是0.05~0.15V之间，正常的那组连接晶振的管脚电压是2.0V，我怀疑晶振没正常工作是因为起振电压不够。

两组时钟用FPGA控制他们工作的程序是相同的，但结果却是一组正常工作，一组不正常工作。那为什么不正常工作的那组CDCE芯片管脚电压是这种情况呢？

再说一下板卡的情况，最初烧写了FPGA控制程序调试的时候，两组芯片都可以正常工作，稳定输出所需要的时钟，然后将FPGA控制程序烧写到板子上依旧工作正常，也正常工作了好久。但是今天DSP1突然出现了Connect to PRSC failed的问题，而DSP2可以正常工作。

想请问TI的员工和论坛的技术大牛们，这种情况是怎么回事，会是晶振坏了吗？还是说连接晶振的那个管脚电压不正常代表CDCE芯片坏了？或者是要从FPGA固件下手！

PS：对于这个两组芯片他们的powerdown信号都是正常的3.3V，而且测试了供电的电压，也都正常！

希望能有人给一个解答，谢谢~

您好，两个dsp的电路完全一样吗？

建议您先互换晶振试试，如果还是不行，建议您换一个芯片试试。

Sunny Qin，你好，我还想询问一下时钟的测试方法，测试差分时钟时是不是非要用差分探头来测试？如果单独用一个探头来测试，也就是线的一端接地，一段测时钟某一路输出是不是不安全，容易把芯片烧坏呢？

Sunny Qin，两个DSP的电路是完全一样的，不同的就只有控制他们上电的fpga的引脚了

安全，没有问题，实际上很多情况都是这样测试的，没有问题。