微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于ADS8363中保持时间的问题

关于ADS8363中保持时间的问题

时间:10-02 整理:3721RD 点击:

ADS8363采样率可以达到1Mbps,如果采用半时钟模式,那么串行时钟20MHz就可以满足要求。

如果想把采样率降低到500KHz,有如下几种方法,

1)一种是将时钟频率调整到10MHz。

2)另外一种是依然采用20MHz,每隔一个点舍去一个点,也就是进行下采样。

3)如果采用20MHz的时钟,但是把convst的脉冲增加到2us,原则上也是500KHz。这样就需要在20个时钟周期完成后等待20个时钟周期。

我的问题是:

在采用第三种方法,上一次转换时间完成后,就是获取时间tacq,而tacq的时间为100ns,那么下一次采样时,也就是CONVST再次为脉冲为高时,

转换的数据应该是CONVST之前的100ns的数据,还是CONVST之前1us+100ns的数据呢?

严格地说,这是采样保持电容上的电压,是一个一段时间里的滤波值。应该比较接近于采样结束时刻的值。

也就是说,如果我两个转换使能的间距如果是2us,而每次转换时间是1us,那么,第二次转换的是前900ns左右的数值。

同理,如果我把转换使能的间距进一步拉大,而不改变时钟频率,那么采样点不是当时想要的采样值,而是采样完成后的时刻的值?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top