微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ADC12D1000 Jitter计算问题

ADC12D1000 Jitter计算问题

时间:10-02 整理:3721RD 点击:

Hi

根据器件ADC12D1000手册第54页的公式,为了不降低AD性能,总Jitter应小于
tj = ( Vinfsr / Vinpp ) x (1/(2^(n+1) xpi x fin ))
当被采样信号为800MHz幅度接近满量程时,算得tjmax约为0.05ps。
是这样的吗?
那么为什么我看到ADC12D1000自己的Aperture Jitter就高达0.2ps呢?已经4倍于0.05ps这个之前计算出的最大值了。

Hi smith,

你的计算没有问题,所以当高速ADC在采样大摆幅、高速率信号时,其信噪比往往受限于时钟的相噪(包括芯片自身时钟接收端的aperture jitter以及外供时钟的jitter),而非芯片自身核心转换模块的噪声性能了。

你说的没有错,所以在800Mh输入的情况下,ADC的SNR就只能有大约57dB左右。性能已经下降很多了

看手册的图38

Hi

    感谢你的回复!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top