微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 运放的阻抗匹配问题

运放的阻抗匹配问题

时间:10-02 整理:3721RD 点击:

在我运用阻抗匹配的过程中个主要是在运放输入输出电阻的匹配,一是在输入端并联一个电阻,二是在输出端串联一个电阻。两者的目的是为了与传输线的阻抗进行匹配,减少反射?

其中主要的考量的是功率还是波形?

还有一个是运放差分输入的阻抗匹配是偏置电流的原因吗?它与我们讲的阻抗匹配是不是一个概念?

差分输入的阻抗匹配是正负输入端阻抗匹配以防止降低共模抑制比

在输入端并联电阻是与信号源阻抗匹配以使外部能够获得到最大信号功率

输出串联电阻是为了消除反射,与传输线阻抗匹配

那在不考虑功率的情况下 终端的匹配是可以不考虑的?   他对运放的稳定没有影响?

亲;这得看频率范围,大于24M;需要输入输出用电阻匹配阻抗,小于10M;基本没这个必要。

嗯 是的,是在较高频率的前提下,如果不去考虑效率是否可以不去进行终端匹配,毕竟他会衰减信号 希望得到解答 谢谢

亲,除非你的连线长度远小于波长除以介电常数的商,一般是需要匹配的。

谢谢   请问下就是在运放级联时是只需要进行一个一种匹配就可以吗? 若在同一块板子上是否需要在级间匹配

思绪有点混乱    看了很多资料  自己整理了一下 还是有些疑问 希望能够得到各位的解答

1.高频不再适用于欧姆定律 所以是不用考虑阻抗分压?

2.那么理匹配后的信号到达源端时其幅值与原始信号相近?那么衰减是怎么产生的?

3.如若考虑欧姆定律,传输线的阻抗是否会被要在分压计算中考虑?

4.如若考虑欧姆定律  ,在运放级联中,那么源端串联时,下一级的输入阻抗很大,所以衰减很小,.而若终端并联,输入阻抗会小于匹配电阻,上级的输出阻抗加上传输线阻抗,衰减应是一半以上?

5.PCB画板中,如若两个级联运放在同一个板上,是否有必要进行阻抗匹配?走线的宽度等参数会影响走线的阻抗,那么他会是多少?

谢谢

真要全面回答这些问题,这种B2B模式都不够了。建议看看无线电理论方面的课本。

关于级联问题,还是上面原则,只要离的足够近,就不用匹配。这也是集中参数理论和分布参数理论间的分界线。

也试着翻了翻传输线原理之类的课本,实在是不适合没有相似基础的人观看。

就是在100M~300M 区间频率不高,所以仍要计算衰减,只能通过后级补偿。

在同一板子级间进行匹配,他的匹配电阻也应该是另外计算的 而非通过简单匹配50Ohm  这样的理解是否正确?

非常对!确实如此!而且PCB走线也是需要匹配的,“急转弯”等都会有反射。

你好,XP,

     请问下阻抗匹配是源端和终端都要进行匹配吗? 终端是消除反射,源端是消除二次反射?算了算了,把自己绕糊涂了,感觉这些知识越学越深,越觉得自己欠缺太多。希望给我一个答案。至于原理,还是得选个时间好好了解一下。

谢谢了。

看到一个电路图是 运算放大器权威指南中 视频放大器的阻抗匹配设置,两端进行了匹配。

感觉没说清楚,是在级联中,上一级输出匹配,同时下一级的输入也匹配了。可是我在看理论的过程中,是只需要一端匹配,消除反射影响就可以的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top