高速板中运放之间的阻抗匹配

请问下TI的技术人员，在高速PCB设计中，往往运放的输入阻抗很高而输出阻抗很低，那么在多个运放组成的电路中，前级运放的输出阻抗很低而后级运放的输入阻抗又会很高，这会不会导致阻抗不匹配，这种情况需要进行阻抗匹配吗？

需要, 可以使用匹配电阻

当然，前提是前后两级运算放大器之间在PCB上的连线和信号的波长相比很短，这样也要进行阻抗匹配吗？

亲；如果距离小于1/10波长，可以不做匹配。

在接收端加50欧姆对地做匹配

你好，这种PCB走线很短相对于信号波长很短也需要进行这样的匹配吗？

这是这么了？不是回答你不需要了吗？

。。这是回复楼上 Dylan Yao的。。你们的答案不一样，我晕。。

呵呵！这就对了。这里的尺寸还包括地线总长，需要特别主意。

建议是做好匹配了，因为模拟电路中的一点点反射会引起信号的失真，所以即使线长相对波长比较短，最好还是匹配了。

前级输出串联50欧姆，后级输入并联50欧姆。