微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > ldv 和ius是啥关系?

ldv 和ius是啥关系?

时间:10-02 整理:3721RD 点击:
各位大侠:
ldv5.1 之后还有LDV6.x没有了?还是直接跳到IUS了?
LDV和IUS的版本升级关系是咋样的?

顶啊,哪位大侠说说

:(

发射点法是

唉。没人回答

LDV是cadence早期的逻辑仿真验证工具。后来cadence的逻辑工具变成了IUS里的nc-sim

IUS的版本是接着LDV升级的吗?从6开始?

ius 是升级版本。但是网络上很少见到

是哦。找不到

楼上的垃圾怎么跑这里了

还没搞懂

IUS整合出一个平台,功能比LDV的仿真大多了

同意。。

那位大侠知道哪能下IUS

gfwaesgdfads

gfwaesgdfads

gsdfsdas

thank s very much

thanks for sharing

This option also selects the maximum delay value if the min:typ:max value appears in the
SDF file while annotating to Verilog or to VITAL unless an SDF-specific construct is used to
override it. For example, if you use -maxdelays on the command line, but specify MINIMUM
in an SDF command file (MTM_CONTROL = “MINIMUM”), in an SDF configuration file (MTM
= MINIMUM;), or in the $sdf_annotate task, the maximum values in the specify block will
be used, but the minimum values in the SDF file will be used.

LVD 是舊的版...現在都是 IUS 了

我也不明白,正想知道啊!

LDV好像只能做数字方面的验证,只支持verilog 和 VHDL,
IUS好像能做更多的是,最新的IUS 9.2能支持ncsim, 可以支持verilog/VHDL/SystemC/SV/specman e...,并且支持数模混合验证。

thanks

我也搞不清楚它们之间的关系,正好找到了这个帖子

学习了

顶一个~

同样不是很了解,学习了!

good sharing

原來緣由是這樣

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top