微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > OVM应该熟悉到什么程度?

OVM应该熟悉到什么程度?

时间:10-02 整理:3721RD 点击:
小弟最近看了一下ovm,对其层次结构算是熟悉的差不多了,看懂验证环境没啥大的问题,ovm个人认为就是sequencer,sequence,driver之间那些事情,熟悉了他们之间的通信接口机制搭建个环境不成问题,(至少简单的可以),试着去看ovm的源代码 发现里面的水深,望而却步,作为DVer有必要深入理解一下源代码吗?小弟感觉没的必要呢,太花时间了,只是个验证方面学,验证的目的不是用其搭建复杂的环境, 简单够用的环境感觉是最好的,有userguide 等资料遇到问题再去深入代码。不知道这种想法是不是很肤浅很浮躁啊?望大家交流一下,大神多多指点....

还是看UVM吧,现在业界都在使用UVM,OVM和VMM都要被淘汰掉的。

嗯,项目是ovm的。
感觉会用ovm,uvm应该会很快上手的。现在有时间也在学习uvm。
大神能否给点建议呢,感觉上手都不太难。小弟在小公司,井底之蛙的feel阿,不知道大公司的要求要熟悉何程度。

如果要完成一般的平台搭建和使用,对于代码可以不用深入了解,只要将运行机制理解清楚就可以。但是如果要成为专家,对于平台的灵活性、易用性和重用性有要求,进行验证平台的架构设计,那么还是花点时间啃一啃源码。

恩,好的,谢谢指教哈

UVM用起来还是比较容易,模块级和系统级的重用性等架构就麻烦点。

OVM,UVM,VVM这么多方法学,哪个必究先进,哪个是主流啊,想学验证的小白请教

uvm 整合了ovm and vmm,以后应该就是它了

正在学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top