求教如何理解代码中的加入延时

比如下面的代码always @(posedge clk or posedge rst)
begin
if (rst) begin
cycle <= #1 2'b0;
tmp_mul <= #1 16'b0;
end else begin
if (enable) cycle <= #1 cycle + 2'b1;
tmp_mul <= #1 mul_result;
end
end
其中的#1延时是模拟真实物理环境的延时，还是什么作用?
谢谢指导！

可能是为了更好的分辨信号跳变是由哪个时钟沿触发的?我猜的，如果错了还请各位指正。

应该只是为了功能仿真时，查看波形好看，更容易debug吧。