微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > systemverilog 支持二维动态数组么

systemverilog 支持二维动态数组么

时间:10-02 整理:3721RD 点击:
有人试过SV是否支持二维动态数组么? 比如这样: bytea[][];
bit[7:0]b;
b = 4;
a = new[b][b];

虽然没用过,但是看LRM好像是支持的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top