微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > VCS仿真异常退出原因

VCS仿真异常退出原因

时间:10-02 整理:3721RD 点击:
hi:小菜鸟有个问题求助一下,VCS在进行UVM环境仿真的时候会随机发生异常退出,详见图片上的异常退出信息


请查看求助
谢谢

在线等

随机的话,有可能是你的随机机制收敛性不好,一但遇到情况差,就消耗大量内存,从而崩溃

好的 多谢 我再试试

嗯嗯我再看看

我碰到过这种问题,是因为约束项太多,并且约束项之间又有很多关联,梳理了一下前后依赖关系并简化约束项解决的

先跑一个简单的测试,如果也有类似问题就只能嘿嘿了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top