有谁用过ARM memory compiler生成的ram啊？

有谁用过ARM memory compiler生成的ram啊?我用它生成的Verilog model文件在modelsim上仿真，输出的信号一直是一根红线，如图Q。

model里的内容好多，不知道从哪个信号跟踪起，这个同步ram也没有复位信号。求助有没做过这个仿真经验的高手，给点指点吧！

好了，解决了。一大堆控制信号线，我搞糊涂了，挨个试出来了，真是有够复杂
我自己的问题，没好好看说明文档

你好 ，我现在也在仿真 这个compiler生产的 单口的sram，你的输入激励是怎么给的?太复杂了。

我这是个小问题，有几根控制线没按要求连，看了完整的说明书后连对了，就正常工作了